Guang-Ling blog

2017年2月5日 星期日

FPGA筆記(待續)

AHDL(*.tdf)
VHDL(*.vdf)
Verilog HDL(*.v)
張貼者: Guang-Ling 於 清晨7:13
以電子郵件傳送這篇文章BlogThis!分享至 X分享至 Facebook分享到 Pinterest

沒有留言:

張貼留言

較新的文章 較舊的文章 首頁
訂閱: 張貼留言 (Atom)

關於我自己

Guang-Ling
檢視我的完整簡介

網誌存檔

  • ►  2021 (2)
    • ►  10月 (2)
  • ▼  2017 (4)
    • ►  8月 (1)
    • ►  5月 (1)
    • ▼  2月 (2)
      • FPGA筆記(待續)
      • 由於不支援指定的通訊協定,Windows Media Player 無法播放檔案
  • ►  2016 (2)
    • ►  7月 (1)
    • ►  6月 (1)
簡單主題. 技術提供:Blogger.